* Cantinho Satkeys

Refresh History
  • JP: try65hytr Pessoal  2dgh8i k7y8j0 yu7gh8
    10 de Junho de 2026, 03:47
  • j.s.: passem por aqui [link]
    09 de Junho de 2026, 20:57
  • j.s.: um anonimo contribuiu com €10,00  h7t45
    09 de Junho de 2026, 20:56
  • j.s.: try65hytr a todos  49E09B4F
    09 de Junho de 2026, 20:56
  • m1957: Vamos todos colaborar para que o forum continue! Bom fim de semana.
    06 de Junho de 2026, 02:24
  • cereal killa: dgtgtr pessoal  49E09B4F
    04 de Junho de 2026, 14:49
  • j.s.: [link]
    03 de Junho de 2026, 10:01
  • j.s.: fica aqui a descrição do numero da conta
    03 de Junho de 2026, 10:00
  • j.s.: podem fazer, como tem sido sempre feito, por transferencia bancaria
    03 de Junho de 2026, 10:00
  • j.s.: por lapso não foi indicado  como podem ajudar o  forum
    03 de Junho de 2026, 09:58
  • j.s.: bo ghyt74 a todos  49E09B4F
    03 de Junho de 2026, 09:57
  • JP: try65hytr Pessoal  4tj97u<z 2dgh8i k7y8j0 classic
    02 de Junho de 2026, 04:05
  • FELISCUNHA: Bom dia , votos de um santo domingo para todo o auditório  4tj97u<z
    31 de Maio de 2026, 11:40
  • bruno mirandela: boa tarde a todos
    30 de Maio de 2026, 18:04
  • j.s.: [link]
    30 de Maio de 2026, 17:41
  • j.s.: tenham um bom fim de semana  49E09B4F
    30 de Maio de 2026, 17:38
  • j.s.: dgtgtr a todos  49E09B4F
    30 de Maio de 2026, 17:38
  • FELISCUNHA: ghyt74   49E09B4F  e bom fim de semana   4tj97u<z
    30 de Maio de 2026, 12:02
  • cereal killa: try65hytr pessoal  wwd46l0'
    29 de Maio de 2026, 21:14
  • JP: try65hytr Pessoal  4tj97u<z 2dgh8i k7y8j0 classic
    29 de Maio de 2026, 06:28

Autor Tópico: FPGA Design with MATLAB & Simulink  (Lida 299 vezes)

0 Membros e 1 Visitante estão a ver este tópico.

Online mitsumi

  • Sub-Administrador
  • ****
  • Mensagens: 133181
  • Karma: +0/-0
FPGA Design with MATLAB & Simulink
« em: 28 de Julho de 2021, 10:02 »
MP4 | Video: h264, 1280x720 | Audio: AAC, 44.1 KHz
Language: English | Size: 768 MB | Duration: 2h 52m

What you'll learn
FPGA Development with Matlab and Simulink Tool.
Creating Projects with System Generator and HDL coder
Implementing FIR and IIR Filter on FPGA from System Generator
Implementation of OFDM modulation on FPGA
Zynq FPGA Design with Matlab/Simulink (System Generator)
LMS filter design with HDL coder from Matlab
Requirements
Basic Idea of Matlab and Simulink
FPGA Design Basics
Idea of FPGA Design with Xilinx ISE and VIVADO
Idea of Hardware Description Language
Description
This Course will let you know about "How to Design FPGA based Signal Processing Projects on MATLAB/Simulink".

This course is on Designing FPGA based Signal Processing Projects with MATLAB/Simulink and FPGA Design Tool (Xilinx VIVADO/ISE), we are going to use Xilinx System Generator (interface between MATLAB/Simulink and VIVADO/ISE) and HDL Coder. From this two tools we can design our projects on traditional MATLAB/Sumilink design flow; using Blocks and integrating blocks in Simulink or using MATLAB codes and finally converting this two types of design in to HDL or into Bitstream so we can program FPGA from MATLAB/Simulink or VIVADO/ISE.

We have session on FIR,IIR, LMS Filter Design and OFDM Modulation algorithm implementation on FPGA.

MATLAB & Simulink are the best tools for Signal Processing Projects, while FPGA are best hardware platform for such type of Signal Processing Projects cause of it's flexibility and processing capabilities.

Who this course is for:
Engineering Enthusiast
Computer Science
FPGA Design Enthusiast

Screenshots


Download link:
Só visivel para registados e com resposta ao tópico.

Only visible to registered and with a reply to the topic.

Links are Interchangeable - No Password - Single Extraction