* Cantinho Satkeys

Refresh History
  • j.s.: tenham uma Santa e Feliz Páscoa  49E09B4F 49E09B4F 49E09B4F
    Hoje às 18:19
  • j.s.:
    Hoje às 18:19
  • j.s.: dgtgtr a todos  4tj97u<z 4tj97u<z
    Hoje às 18:15
  • FELISCUNHA: Uma santa sexta feira para todo o auditório  4tj97u<z
    18 de Abril de 2025, 11:12
  • JPratas: try65hytr Pessoal  4tj97u<z classic k7y8j0
    18 de Abril de 2025, 03:28
  • cereal killa: try65hytr malta  classic 2dgh8i
    14 de Abril de 2025, 23:14
  • FELISCUNHA: Votos de um santo domingo para todo o auditório  101041
    13 de Abril de 2025, 11:45
  • j.s.: e um bom domingo de Ramos  43e5r6 43e5r6
    11 de Abril de 2025, 21:02
  • j.s.: tenham um excelente fim de semana  49E09B4F
    11 de Abril de 2025, 21:01
  • j.s.: try65hytr a todos  4tj97u<z
    11 de Abril de 2025, 21:00
  • JPratas: try65hytr  y5r6t Pessoal  classic k7y8j0
    11 de Abril de 2025, 04:15
  • JPratas: dgtgtr A Todos  4tj97u<z classic k7y8j0
    10 de Abril de 2025, 18:29
  • FELISCUNHA: ghyt74  pessoal   49E09B4F
    09 de Abril de 2025, 11:59
  • cereal killa: try65hytr pessoal  2dgh8i
    08 de Abril de 2025, 23:21
  • FELISCUNHA: Votos de um santo domingo para todo o auditório  43e5r6
    06 de Abril de 2025, 11:13
  • cccdh: Ola para todos!
    04 de Abril de 2025, 23:41
  • j.s.: tenham um excelente fim de semana  49E09B4F
    04 de Abril de 2025, 21:10
  • j.s.: try65hytr a todos  4tj97u<z
    04 de Abril de 2025, 21:10
  • FELISCUNHA: dgtgtr pessoal  49E09B4F  bom fim de semana  4tj97u<z
    04 de Abril de 2025, 14:29
  • JPratas: try65hytr Pessoal  4tj97u<z classic k7y8j0
    04 de Abril de 2025, 04:22

Autor Tópico: IC Design Process A Beginner's Overview to VLSI Technology  (Lida 209 vezes)

0 Membros e 1 Visitante estão a ver este tópico.

Online mitsumi

  • Moderador Global
  • ***
  • Mensagens: 118935
  • Karma: +0/-0
IC Design Process A Beginner's Overview to VLSI Technology
« em: 14 de Agosto de 2019, 13:39 »

IC Design Process: A Beginner's Overview to VLSI Technology
MP4 | Video: AVC 1280x720 | Audio: AAC 44KHz 2ch | Duration: 36M | 190 MB
Genre: eLearning | Language: English

Simplified VLSI: SoC Design/ Verification 0: End to end story of IC Manufacturing for Systemverilog/Verilog/HDL starter

This is a beginner level course.

When anybody start learning a hardware description language such as Systemverilog or VHDL, the most common problem they could face is, in 'connecting' what they write in their program to the actual 'circuit' that get produced in the Silicon. This is a course designed to simplify this problem by connecting together the pieces of information scattered throughout RTL design, functional verification, synthesis, physical design and manufacturing in VLSI technology.
     

               
 
Download link:
Só visivel para registados e com resposta ao tópico.

Only visible to registered and with a reply to the topic.

Links are Interchangeable - No Password - Single Extraction