* Cantinho Satkeys

Refresh History
  • FELISCUNHA: Votos de um santo domingo para todo o auditório  101041
    02 de Novembro de 2025, 11:58
  • j.s.: tenham um excelente domingo  49E09B4F
    02 de Novembro de 2025, 11:27
  • j.s.: ghyt74 a todos  4tj97u<z
    02 de Novembro de 2025, 11:26
  • FELISCUNHA: ghyt74   49E09B4F  e bom fim de semana  4tj97u<z
    01 de Novembro de 2025, 11:04
  • JPratas: try65hytr Pessoal  2dgh8i classic k7y8j0 yu7gh8
    31 de Outubro de 2025, 04:19
  • j.s.: try65hytr a todos  4tj97u<z
    30 de Outubro de 2025, 18:51
  • FELISCUNHA: ghyt74  pessoal  49E09B4F
    30 de Outubro de 2025, 11:38
  • haruri: Delta
    29 de Outubro de 2025, 07:54
  • FELISCUNHA: ghyt74   49E09B4F  e bom fim de semana  4tj97u<z
    25 de Outubro de 2025, 12:03
  • JPratas: try65hytr Pessoal  2dgh8i k7y8j0 yu7gh8
    24 de Outubro de 2025, 03:28
  • FELISCUNHA: Votos de um santo domingo para todo o auditório  4tj97u<z
    19 de Outubro de 2025, 11:16
  • j.s.: tenham um excelente domingo  43e5r6 49E09B4F
    19 de Outubro de 2025, 10:32
  • j.s.: ghyt74 a todos  4tj97u<z
    19 de Outubro de 2025, 10:32
  • FELISCUNHA: dgtgtr   49E09B4F  e bom fim de semana  4tj97u<z
    17 de Outubro de 2025, 12:08
  • JPratas: try65hytr Pessoal  4tj97u<z htg6454y k7y8j0
    17 de Outubro de 2025, 03:34
  • j.s.: dgtgtr a todos  4tj97u<z
    15 de Outubro de 2025, 15:12
  • FELISCUNHA: ghyt74  pessoal  49E09B4F
    15 de Outubro de 2025, 11:56
  • Radio TugaNet: boas tardes
    14 de Outubro de 2025, 13:14
  • FELISCUNHA: dgtgtr   49E09B4F  e bom fim de semana  4tj97u<z
    11 de Outubro de 2025, 12:06
  • JPratas: try65hytr Pessoal  49E09B4F 2dgh8i k7y8j0 yu7gh8
    10 de Outubro de 2025, 03:59

Autor Tópico: IC Design Process A Beginner's Overview to VLSI Technology  (Lida 242 vezes)

0 Membros e 1 Visitante estão a ver este tópico.

Online mitsumi

  • Sub-Administrador
  • ****
  • Mensagens: 126169
  • Karma: +0/-0
IC Design Process A Beginner's Overview to VLSI Technology
« em: 14 de Agosto de 2019, 13:39 »

IC Design Process: A Beginner's Overview to VLSI Technology
MP4 | Video: AVC 1280x720 | Audio: AAC 44KHz 2ch | Duration: 36M | 190 MB
Genre: eLearning | Language: English

Simplified VLSI: SoC Design/ Verification 0: End to end story of IC Manufacturing for Systemverilog/Verilog/HDL starter

This is a beginner level course.

When anybody start learning a hardware description language such as Systemverilog or VHDL, the most common problem they could face is, in 'connecting' what they write in their program to the actual 'circuit' that get produced in the Silicon. This is a course designed to simplify this problem by connecting together the pieces of information scattered throughout RTL design, functional verification, synthesis, physical design and manufacturing in VLSI technology.
     

               
 
Download link:
Só visivel para registados e com resposta ao tópico.

Only visible to registered and with a reply to the topic.

Links are Interchangeable - No Password - Single Extraction