* Cantinho Satkeys

Refresh History
  • FELISCUNHA: Votos de uma santa Páscoa para todo o auditório  4tj97u<z
    Hoje às 12:12
  • sacana10: Uma Feliz Pascoa
    03 de Abril de 2026, 15:05
  • JPratas: try65hytr Pessoal  4tj97u<z classic k7y8j0
    03 de Abril de 2026, 04:46
  • JPratas: try65hytr A Todos  4tj97u<z 2dgh8i k7y8j0 yu7gh8
    02 de Abril de 2026, 06:03
  • FELISCUNHA: ghyt74  pessoal   4tj97u<z
    31 de Março de 2026, 11:54
  • cereal killa: dgtgtr pessoal  r4v8p 535reqef34
    29 de Março de 2026, 17:34
  • FELISCUNHA: ghyt74 e bom fim de semana  4tj97u<z
    28 de Março de 2026, 12:00
  • j.s.: tenham um excelente domingo  4tj97u<z 4tj97u<z
    27 de Março de 2026, 21:10
  • j.s.: try65hytr a todos  49E09B4F
    27 de Março de 2026, 21:09
  • JPratas: try65hytr Pessoal  4tj97u<z 2dgh8i k7y8j0 yu7gh8
    27 de Março de 2026, 05:50
  • j.s.: try65hytr a todos  49E09B4F
    24 de Março de 2026, 18:55
  • FELISCUNHA: Votos de um santo domingo para todo o auditório  49E09B4F
    22 de Março de 2026, 11:36
  • j.s.: tenham um ex celente fim de semana  4tj97u<z 4tj97u<z
    20 de Março de 2026, 18:34
  • j.s.: dgtgtr a todos  49E09B4F
    20 de Março de 2026, 18:34
  • FELISCUNHA: ghyt74  pessoal   4tj97u<z
    19 de Março de 2026, 11:14
  • j.s.: try65hytr a todos  49E09B4F
    16 de Março de 2026, 19:20
  • FELISCUNHA: ghyt74  e bom fim de semana  4tj97u<z
    14 de Março de 2026, 11:15
  • JPratas: try65hytr Pessoal  4tj97u<z 2dgh8i k7y8j0 yu7gh8
    13 de Março de 2026, 05:26
  • FELISCUNHA: ghyt74  pessoal   4tj97u<z
    10 de Março de 2026, 11:00
  • j.s.: dgtgtr a todos  49E09B4F 49E09B4F
    09 de Março de 2026, 17:12

Autor Tópico: IC Design Process A Beginner's Overview to VLSI Technology  (Lida 365 vezes)

0 Membros e 1 Visitante estão a ver este tópico.

Online mitsumi

  • Sub-Administrador
  • ****
  • Mensagens: 130839
  • Karma: +0/-0
IC Design Process A Beginner's Overview to VLSI Technology
« em: 14 de Agosto de 2019, 13:39 »

IC Design Process: A Beginner's Overview to VLSI Technology
MP4 | Video: AVC 1280x720 | Audio: AAC 44KHz 2ch | Duration: 36M | 190 MB
Genre: eLearning | Language: English

Simplified VLSI: SoC Design/ Verification 0: End to end story of IC Manufacturing for Systemverilog/Verilog/HDL starter

This is a beginner level course.

When anybody start learning a hardware description language such as Systemverilog or VHDL, the most common problem they could face is, in 'connecting' what they write in their program to the actual 'circuit' that get produced in the Silicon. This is a course designed to simplify this problem by connecting together the pieces of information scattered throughout RTL design, functional verification, synthesis, physical design and manufacturing in VLSI technology.
     

               
 
Download link:
Só visivel para registados e com resposta ao tópico.

Only visible to registered and with a reply to the topic.

Links are Interchangeable - No Password - Single Extraction