* Cantinho Satkeys

Refresh History
  • JP: try65hytr Pessoal  2dgh8i k7y8j0 yu7gh8
    Hoje às 03:47
  • j.s.: passem por aqui [link]
    09 de Junho de 2026, 20:57
  • j.s.: um anonimo contribuiu com €10,00  h7t45
    09 de Junho de 2026, 20:56
  • j.s.: try65hytr a todos  49E09B4F
    09 de Junho de 2026, 20:56
  • m1957: Vamos todos colaborar para que o forum continue! Bom fim de semana.
    06 de Junho de 2026, 02:24
  • cereal killa: dgtgtr pessoal  49E09B4F
    04 de Junho de 2026, 14:49
  • j.s.: [link]
    03 de Junho de 2026, 10:01
  • j.s.: fica aqui a descrição do numero da conta
    03 de Junho de 2026, 10:00
  • j.s.: podem fazer, como tem sido sempre feito, por transferencia bancaria
    03 de Junho de 2026, 10:00
  • j.s.: por lapso não foi indicado  como podem ajudar o  forum
    03 de Junho de 2026, 09:58
  • j.s.: bo ghyt74 a todos  49E09B4F
    03 de Junho de 2026, 09:57
  • JP: try65hytr Pessoal  4tj97u<z 2dgh8i k7y8j0 classic
    02 de Junho de 2026, 04:05
  • FELISCUNHA: Bom dia , votos de um santo domingo para todo o auditório  4tj97u<z
    31 de Maio de 2026, 11:40
  • bruno mirandela: boa tarde a todos
    30 de Maio de 2026, 18:04
  • j.s.: [link]
    30 de Maio de 2026, 17:41
  • j.s.: tenham um bom fim de semana  49E09B4F
    30 de Maio de 2026, 17:38
  • j.s.: dgtgtr a todos  49E09B4F
    30 de Maio de 2026, 17:38
  • FELISCUNHA: ghyt74   49E09B4F  e bom fim de semana   4tj97u<z
    30 de Maio de 2026, 12:02
  • cereal killa: try65hytr pessoal  wwd46l0'
    29 de Maio de 2026, 21:14
  • JP: try65hytr Pessoal  4tj97u<z 2dgh8i k7y8j0 classic
    29 de Maio de 2026, 06:28

Autor Tópico: Synthesizable VHDL Programming and FPGAs  (Lida 504 vezes)

0 Membros e 1 Visitante estão a ver este tópico.

Online mitsumi

  • Sub-Administrador
  • ****
  • Mensagens: 133181
  • Karma: +0/-0
Synthesizable VHDL Programming and FPGAs
« em: 30 de Abril de 2020, 11:47 »

Synthesizable VHDL Programming and FPGAs
Video: .mp4 (1280x720, 30 fps(r)) | Audio: aac, 44100 Hz, 2ch | Size: 3.44 GB
Genre: eLearning Video | Duration: 27 lectures (8 hour, 16 mins) | Language: English

Circuit Design Using VHDL for FPGA Devices

What you'll learn

    Synthesizable VHDL Circuit Design and FPGA programming using VHDL

Requirements

    Digital logic design

Description

In this course, we will teach VHDL programming. The fundamental concepts about VHDL programming will be provided. In addition, practical examples using FPGA development boards will be provided. Combinational and clocked logic circuit design will be explained by examples. We will use either ISR or VIVADO platform for the simulation and development of VHDL programs. Some of the written programs will be loaded into FPGA cards for demonstration purposes.

Who this course is for:

    Digital design engineers

Download link:
Só visivel para registados e com resposta ao tópico.

Only visible to registered and with a reply to the topic.

Links are Interchangeable - No Password - Single Extraction