* Cantinho Satkeys

Refresh History
  • FELISCUNHA: Votos de um santo domingo para todo o auditório  4tj97u<z
    14 de Dezembro de 2025, 09:28
  • j.s.: tenham um excelente fim de semana com muitas comprinhas  :13arvoresnatalmagiagifs: sdfgsdg
    13 de Dezembro de 2025, 14:58
  • j.s.: dgtgtr a todos  :smiles_natal:
    13 de Dezembro de 2025, 14:57
  • FELISCUNHA: dgtgtr   49E09B4F  e bom fim de semana   :34rbzg9:
    13 de Dezembro de 2025, 12:29
  • JPratas: try65hytr Pessoal  4tj97u<z 2dgh8i classic bve567o+
    12 de Dezembro de 2025, 05:34
  • FELISCUNHA: Votos de um santo domingo para todo o auditório  4tj97u<z
    07 de Dezembro de 2025, 11:23
  • j.s.: tenham um excelente domingo :smiles_natal:
    06 de Dezembro de 2025, 23:36
  • j.s.: try65hytr a todos :13arvoresnatalmagiagifs:
    06 de Dezembro de 2025, 23:36
  • FELISCUNHA: ghyt74 pessoal  :34rbzg9:
    05 de Dezembro de 2025, 11:58
  • JPratas: try65hytr Pessoal  4tj97u<z classic k7y8j0
    05 de Dezembro de 2025, 04:18
  • cereal killa: try65hytr pessoaal  :13arvoresnatalmagiagifs:  RGG45wj
    04 de Dezembro de 2025, 18:51
  • Bobo2009: Os nova
    01 de Dezembro de 2025, 21:02
  • FELISCUNHA: Votos de um santo domingo para todo o auditório   4tj97u<z
    30 de Novembro de 2025, 12:06
  • j.s.: tenham um excelente fim de semana  :smiles_natal:
    29 de Novembro de 2025, 14:19
  • j.s.: dgtgtr a todos  :13arvoresnatalmagiagifs:
    29 de Novembro de 2025, 14:18
  • FELISCUNHA: ghyt74   49E09B4F  e bom fim de semana  4tj97u<z
    29 de Novembro de 2025, 11:37
  • cereal killa: try65hytr pessoal ja cheira a prendas  erfb57j p0i8l
    28 de Novembro de 2025, 22:04
  • JPratas: try65hytr Pessoal  2dgh8i k7y8j0 classic
    28 de Novembro de 2025, 05:14
  • FELISCUNHA: ghyt74  pessoal   k8h9m
    27 de Novembro de 2025, 11:42
  • j.s.: try65hytr a todos  4tj97u<z
    24 de Novembro de 2025, 20:57

Autor Tópico: Synthesizable VHDL Programming and FPGAs  (Lida 325 vezes)

0 Membros e 1 Visitante estão a ver este tópico.

Offline mitsumi

  • Sub-Administrador
  • ****
  • Mensagens: 128658
  • Karma: +0/-0
Synthesizable VHDL Programming and FPGAs
« em: 30 de Abril de 2020, 11:47 »

Synthesizable VHDL Programming and FPGAs
Video: .mp4 (1280x720, 30 fps(r)) | Audio: aac, 44100 Hz, 2ch | Size: 3.44 GB
Genre: eLearning Video | Duration: 27 lectures (8 hour, 16 mins) | Language: English

Circuit Design Using VHDL for FPGA Devices

What you'll learn

    Synthesizable VHDL Circuit Design and FPGA programming using VHDL

Requirements

    Digital logic design

Description

In this course, we will teach VHDL programming. The fundamental concepts about VHDL programming will be provided. In addition, practical examples using FPGA development boards will be provided. Combinational and clocked logic circuit design will be explained by examples. We will use either ISR or VIVADO platform for the simulation and development of VHDL programs. Some of the written programs will be loaded into FPGA cards for demonstration purposes.

Who this course is for:

    Digital design engineers

Download link:
Só visivel para registados e com resposta ao tópico.

Only visible to registered and with a reply to the topic.

Links are Interchangeable - No Password - Single Extraction