* Cantinho Satkeys

Refresh History
  • JP: try65hytr Pessoal 4tj97u<z 2dgh8i k7y8j0 yu7gh8
    18 de Setembro de 2026, 05:11
  • joaozinho_bosco: wwd46l0'
    16 de Setembro de 2026, 13:45
  • joaozinho_bosco: boas tarde
    16 de Setembro de 2026, 13:43
  • j.s.: bom dia a todos  49E09B4F 49E09B4F
    15 de Setembro de 2026, 11:54
  • FELISCUNHA: ghyt74  pessoal  49E09B4F
    15 de Setembro de 2026, 10:47
  • JP: try65hytr Pessoal 4tj97u<z 2dgh8i k7y8j0 r4v8p
    15 de Setembro de 2026, 05:01
  • FELISCUNHA: ghyt74  pessoal  49E09B4F
    11 de Setembro de 2026, 11:37
  • JP: try65hytr Pessoal  4tj97u<z 2dgh8i k7y8j0 classic
    11 de Setembro de 2026, 05:33
  • JP: try65hytr Pessoal k7y8j0 2dgh8i k7y8j0 yu7gh8
    08 de Setembro de 2026, 04:15
  • j.s.: dgtgtr a todos  49E09B4F 49E09B4F
    06 de Setembro de 2026, 12:15
  • FELISCUNHA: Votos de um santo domingo para todo o auditório  k8h9m
    06 de Setembro de 2026, 12:02
  • JP: try65hytr Pessoal 4tj97u<z 2dgh8i k7y8j0 r4v8p
    04 de Setembro de 2026, 04:35
  • FELISCUNHA: ghyt74  pessoal   49E09B4F
    03 de Setembro de 2026, 08:38
  • JP: try65hytr Pessoal 4tj97u<z 2dgh8i k7y8j0 yu7gh8
    01 de Setembro de 2026, 04:12
  • j.s.: try65hytr a todos  49E09B4F
    31 de Agosto de 2026, 20:33
  • FELISCUNHA: ghyt74  pessoal   49E09B4F
    26 de Agosto de 2026, 10:51
  • JP: try65hytr Pessoal 4tj97u<z 2dgh8i k7y8j0 classic
    25 de Agosto de 2026, 04:05
  • FELISCUNHA: ghyt74  pessoal   49E09B4F
    21 de Agosto de 2026, 11:28
  • JP: try65hytr Pessoal 4tj97u<z 2dgh8i k7y8j0 classic
    21 de Agosto de 2026, 05:22
  • JP: try65hytr Pessoal 4tj97u<z 2dgh8i k7y8j0 43e5r6
    17 de Agosto de 2026, 04:09

Autor Tópico: Synthesizable VHDL Programming and FPGAs  (Lida 536 vezes)

0 Membros e 1 Visitante estão a ver este tópico.

Online mitsumi

  • Sub-Administrador
  • ****
  • Mensagens: 135451
  • Karma: +0/-0
Synthesizable VHDL Programming and FPGAs
« em: 30 de Abril de 2020, 11:47 »

Synthesizable VHDL Programming and FPGAs
Video: .mp4 (1280x720, 30 fps(r)) | Audio: aac, 44100 Hz, 2ch | Size: 3.44 GB
Genre: eLearning Video | Duration: 27 lectures (8 hour, 16 mins) | Language: English

Circuit Design Using VHDL for FPGA Devices

What you'll learn

    Synthesizable VHDL Circuit Design and FPGA programming using VHDL

Requirements

    Digital logic design

Description

In this course, we will teach VHDL programming. The fundamental concepts about VHDL programming will be provided. In addition, practical examples using FPGA development boards will be provided. Combinational and clocked logic circuit design will be explained by examples. We will use either ISR or VIVADO platform for the simulation and development of VHDL programs. Some of the written programs will be loaded into FPGA cards for demonstration purposes.

Who this course is for:

    Digital design engineers

Download link:
Só visivel para registados e com resposta ao tópico.

Only visible to registered and with a reply to the topic.

Links are Interchangeable - No Password - Single Extraction